SK海力士五层堆叠3D DRAM技术取得突破，良率提升至56.1%

消息，据韩媒BusinessKorea报道，半导体巨头SK海力士在VLSI 2024峰会上展示了其在3D DRAM技术领域的最新研究成果。该公司在实验中实现了五层堆叠的3D DRAM内存，其良率已达到56.1%，这一突破为3D DRAM技术的进一步发展提供了重要支撑。

与传统的DRAM技术不同，3D DRAM采用垂直堆叠单元的方式，可以在相同的空间内实现更高的存储密度。然而，SK海力士也指出，与2D DRAM的稳定运行相比，3D DRAM的性能特征尚存在不稳定性，需要堆叠更多的存储单元才能实现广泛应用。

目前，SK海力士的五层堆叠3D DRAM已经展现出了与当前2D DRAM相似的性能特性，这为其在市场上的商业化应用打下了坚实的基础。与此同时，另一家半导体巨头三星也在积极开发16层堆叠的3D DRAM技术，并计划在2030年左右实现该技术的商业化应用。

尽管3D DRAM技术仍面临一些挑战，如堆叠层数的限制和性能稳定性等问题，但SK海力士和三星等企业的持续研发和创新，为这一领域的未来发展带来了更多可能性。随着技术的不断进步和成熟，3D DRAM有望在未来成为半导体存储市场的重要力量。

生成海报

免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。