佳能高管:压印技术有望造2纳米半导体

25日讯,据日经中文网,佳能半导体机器业务部长岩本和德表示,纳米压印在晶圆上只压印1次,就可以在合适的位置形成复杂的二维或三维电路。如果改进掩膜,甚至可以生产电路线宽为2纳米的产品。纳米压印特点是设备构造简单。与使用很多透镜,一边照射光一边烧刻电路的传统方法相比,耗电量降至10分之1。设备价格也相对便宜,可以低成本实现半导体微细化。

企业会员

免责声明:本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿,凡在本网站出现的信息,均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性,但不保证有关资料的准确性及可靠性,读者在使用前请进一步核实,并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏,概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时,应及时向本网站提出书面权利通知或不实情况说明,并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后,将会依法尽快联系相关文章源头核实,沟通删除相关内容或断开相关链接。

Baidu
map