2月17日消息，全球半导体存储解决方案领导厂商华邦电子近日宣布正式加入UCIe™（Universal Chiplet Interconnect Express™）产业联盟。结合自身丰富的先进封装（2.5D/3D）经验，华邦将积极参与UCIe产业联盟，助力高性能chiplet接口标准的推广与普及。
UCIe产业联盟联合了诸多领先企业，致力于推广UCIe开放标准，以实现封装内芯粒间（chiplet）的互连，构建一个开放的chiplet生态系统，同时也将有助于2.5D/3D先进封装产品的开发。
随着5G、新能源汽车和高速运算等技术的飞速增长，业界对芯片制程与封装技术的要求日益严格。如今，2.5D/3D多芯片封装可实现芯片性能、能效和小型化的指数级提升，已经成为行业聚焦的主流趋势。作为高性能内存芯片的行业领导者，华邦的创新产品CUBE: 3D TSV DRAM产品可提供极高带宽低功耗，确保2.5D/3D多芯片封装的能效，并且为客户提供优质的定制化内存解决方案。
加入UCIe联盟后，华邦可协助系统单芯片客户（SoC）设计与2.5D/3D后段工艺（BEOL, back-end-of-life）封装连结。UCIe 1.0规范通过采用高带宽内存接口来提供完整且标准化的芯片间互连环境，促进SoC到内存之间的互连升级，以实现低延迟、低功耗和高性能。总体而言，标准化将助力加速推出高性能产品，为设备制造商和终端用户带来更高价值与收益，从而推动先进多芯片引擎的市场增长。
不仅如此，加入UCIe联盟后，华邦提供3DCaaS（3D CUBE as a Service）一站式服务平台，为客户提供领先的标准化产品解决方案。通过此平台，客户不仅可以获得3D TSV DRAM（又名CUBE）KGD内存芯片和针对多芯片设备优化的2.5D/3D后段工艺（采用CoW/WoW技术），还可获取由华邦的平台合作伙伴提供的技术咨询服务。这意味着客户可轻松获得完整且全面的CUBE产品支持，并享受Silicon-Cap、interposer等技术的附加服务。
免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。
