2024年问世2nm工艺，摩尔定律可延续到0.1nm

原标题：2024年问世2nm工艺，摩尔定律可延续到0.1nm

这几年，虽然摩尔定律基本失效或者说越来越迟缓，但是在半导体工艺上，几大巨头却是杀得兴起。Intel终于进入10nm工艺时代并将在后年转入7nm，台积电、三星则纷纷完成了7nm工艺的布局并奔向5nm、3nm。

摩尔定律是半导体产业的金科玉律，已经指导行业发展了50多年，它是Intel联合创始人之一的戈登·摩尔提出的，Intel也是摩尔定律最坚定的捍卫者，不过现在有人抢生意了，台积电近来一直在大谈摩尔定律的发展。

在近日开幕的科技创新论坛会议上，台积电研发负责人、技术研究副总经理黄汉森再次发表了他的观点，那就是摩尔定律还会继续存在，随着晶体管密度更好，成本效益也会更高，受益的不只是逻辑芯片，内存、闪存芯片也会从摩尔定律中受益。

而在今年8月份的Hotchips会议上，黄汉森就已经有过类似的观点了，碳纳米管可以将半导体工艺推进到1.2nm尺度，最终可以达到0.1nm尺度，这相当于氢原子的大小级别了。现在的制程定义不能再反应真正的科技水平了，氢原子级别的微缩才是创新，而且很多创新都是不可预见的。

尽管摩尔定律未来还会继续有效，但在这次会议上黄汉森也提到现在描述工艺水平的XXnm说法已经不科学了，因为它与晶体管栅极已经不是绝对相关了，制程节点已经变成了一种营销游戏，与科技本身的特性没什么关系了。

按照台积电给出的指标，2nm工艺是一个重要节点，Metal Track(金属单元高度)和3nm一样维持在5x，同时Gate Pitch(晶体管栅极间距)缩小到30nm，Metal Pitch(金属间距)缩小到20nm，相比于3nm都小了23％。

台积电没有透露2nm工艺所需要的技术和材料，性能、功耗等指标更是无从谈起。而看晶体管结构示意图和目前并没有明显变化，能在硅半导体工艺上继续压榨到如此地步真是堪称奇迹，接下来就看能不能做到1nm了。

当然，在那之前，台积电还要接连经历7nm+、6nm、5nm、3nm等多个工艺节点。其中，7nm+首次引入EUV极紫外光刻技术，目前已经投入量产；6nm只是7nm的一个升级版，明年第一季度试产；5nm全面导入极紫外光刻，已经开始风险性试产，明年底之前量产，苹果A14、AMD五代锐龙(Zen 4都有望采纳)；3nm有望在2021年试产、2022年量产。三星也早就规划到了3nm，预期2021年量产。

生成海报

免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。