4月6日消息，新思科技近日宣布，其IC Validator物理验证解决方案已获三星晶圆厂5nm和4nm先进工艺技术的认证。作为新思科技Fusion Design Platform™和Custom Design Platform™的重要组成部分，IC Validator已协助众多客户成功实现图形处理、增强虚拟现实、汽车和高性能计算等应用芯片的流片。
据悉IC Validator 是一套全面的高性能 Signoff 物理验证解决方案，可以帮助客户在从成熟到先进的各个工艺节点上，显著提高其生产效率。IC Validator 采用业界先进的分布式处理算法，可扩展到超过 4,000 个 CPU 内核。该工具的高性能和可扩展性实现了目前业内领先的超大芯片的物理验证签收。数十亿个晶体管的设计，一天内完成设计规则检查 (DRC)、布局与原理图对照验证 (LVS) 以及金属填充的一次迭代。
IC Validator 物理验证与 Fusion 设计平台中的 Synopsys Fusion Compiler™ RTL-to-GDSII 解决方案以及 IC Compiler® II 布局布线系统，达成无缝集成。这种集成的融合技术通过在实现环境中实现独立的 Signoff 质量分析和自动修复，从而加速了芯片制造部门的设计收敛。
随着客户逐渐将5nm及以下工艺节点设计作为目标，物理验证的复杂性急剧增加，其中涉及数十万的设计规则和数以百万计的操作。新思科技IC Validator可加速物理验证收敛，以高精度极大地提高了三星先进工艺节点的生产率。
三星晶圆厂设计实现团队副总裁Jongwook Kye表示：“工艺节点越低，设计复杂性越高，我们致力于通过技术创新来满足客户对于先进芯片设计的需求。 新思科技的IC Validator提供了业界领先的差异化解决方案，并已通过了我们可付诸生产的5nm和4nm技术认证。 IC Validator的创新功能和预测结果，结合三星晶圆厂的先进工艺技术，让我们的共同客户能够在要求极为严苛的下一代应用中实现芯片成功。”
作为新思科技Fusion Design Platform和Custom Design Platform的关键组成部分，IC Validator为开发者提供全面的物理验证解决方案，包括快速DRC检查、可编程电气规则检查、虚拟金属填充和可制造性设计增强能力，以及签核精准的StarRC™集成以加速收敛。IC Validator的实时DRC检查技术可为新思科技Custom Design Platform的实时DRC监测提供按需验证。
新思科技芯片设计事业部工程高级副总裁Raja Tabet表示：“处于领先地位的客户已经部署新思科技IC Validator以获得竞争优势、实现更快的物理签核，并不断实现产品成功。现在所有开发者都能放心并快速采用三星的5nm和4nm工艺，并结合新思科技的IC Validator创新技术，以获得快速取得成果的优势，设计出高度差异化的创新产品”。
免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。
